### **JAPANESE PATENT OFFICE**

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63050071 A

(43) Date of publication of application: 02.03.88

(51) Int. Cl	H01L 29/78		
(21) Application number: 61194483		(71) Applicant:	MATSUSHITA ELECTRONICS CORP
(22) Date of filing: 19.08.86		(72) Inventor:	KAWASHIMA ISAMU KITAMURA KAZUYOSHI


# (54) LONGITUDINAL TYPE MOS FIELD EFFECT TRANSISTOR

### (57) Abstract:

PURPOSE: To make a pattern pitch extremely miniaturized, increase integration density, and realize miniaturization of a chip and make reduction of an ON-resistance possible, by making a short-circuit between a source region and a diffusion region for a channel with a source electrode.

CONSTITUTION: On a semiconductor substrate 1 which is to serve as a drain region, a P-type region 2 for a channel is formed, and then a mesh-shaped N<sup>+</sup> type region 3 for a source is formed in a plane in the manner in which a region 2 appears here and there on the surface. Further, an U-shaped groove is formed, and a gate oxide film 4 is formed. In order to make a short-circuit between the regions 2 and 3 with a source electrode, a window 5 for forming an electrode with the same width as that of the mesh of the N<sup>+</sup> type region for a mesh-shaped source is formed. After that, an electrode 6 for a gate, an electrode 7 for a source, and an electrode 8 for a drain are formed.

COPYRIGHT: (C)1988,JPO&Japio



# ⑩日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭63-50071

@Int\_Cl\_4

識別記号

广内整理番号

母公開 昭和63年(1988)3月2日

H 01 L 29/78

3 2 1

V-8422-5F

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

縦型MOS電界効果トランジスタ

②特 願 昭61-194483

23出 願 昭61(1986)8月19日

⑫発 明 者

Ш 島

勇 芳 大阪府門真市大字門真1006番地 松下電子工業株式会社内

⑫発 明 者 北 村

大阪府門真市大字門真1006番地 松下電子工業株式会社内

の出 願 人 松下電子工業株式会社

大阪府門真市大字門真1006番地

19代理

توملين

弁理士 中尾 敏男 外1名

1、発明の名称

縦型MOS電界効果トランジスタ

2、特許請求の範囲

チャンネル用拡散領域内に、ソース領域を網目 状に形成し、かつ同ソース領域と前記チャンネル 用拡散領域とをソース電極によって短絡したこと を特徴とする縦型MOS電界効果トランジスタ。

3、発明の詳細な説明

産業上の利用分野

本発明は、集積度の高い、かつ効率のよい縦型 MOS電界効果トランジスタに関するものであ る.

従来の技術

第2図(a)(b)に従来の凝型MOS電界効果トラン ジスタ(以下、パワーMOSFETと略す。)の 平面図及び断面図を示した。第2図に示すよう に、ドレイン領域となる半導体基板1にチャンネ ル用P型領域2を形成し、さらにソース用N<sup>+</sup>型 領域3をストライプ状に形成する。さらにひ沸を

形成し、ゲート酸化膜4を生成する。そして、ソ ース電極で、チャンネル用P型領域2とソース用 N<sup>+</sup> 型領域3を短絡するため電極形成用窓5をソ ース用 N <sup>+</sup> 型領域 3 より広く形成し、そののちゲ ート用電極 6 , ソース用電極 7 及びドレイン用電 極8を形成する。

発明が解決しようとする問題点

パワーMOSFETは、ソース電極において、 ソース領域とチャンネル領域を同電位に保つた め、双方を短絡する必要がある。又、マスク合せ のずれを考慮し、従来は電極形成用窓形成をソー ス領域よりかなり広くする必要があり、集積化に は限界が生じていた。本発明は、この問題点を解 決するため、ソース領域の形状を改善したもので ある.

問題点を解決するための手段

本発明は、チャンネル用拡散領域内に、ソース 領域を網目状に形成し、かつ同ソース領域と前記 チャンネル用拡散領域とをソース電極によって短 粘したものである。

作用

ソース領域を網目状にすることにより、網目状 寸法幅と同じ幅以下で電極形成用の窓形成が可能 であり、このため集積度の向上が得られる。また 集積度向上により、チャンネル抵抗が低減され、 オン時の抵抗の低減、増幅率の増大等の性能向上 か可能となる。

## 実施例

\$1.50 ·

- 3 -

窓、 6 … … ゲート 用電極、 7 … … ソース 用電極、 8 … … ドレイン 用電極。

代理人の氏名 弁理士 中尾敏男 ほか1名

電極6、ソース用電極7及びドレイン用電極8を形成する。このようにして得られたパワーMOSFETは、従来例でパターンピッチが33μmあったものを、25μmにすることができ、集積度が向上される。このためチャンネル抵抗が低減され、チップサイズで従来の75%になる。

## 発明の効果

以上実施例で説明したとおり、ソース用 N \* 型 領域を網目状にすることにより、パターンピッチ を顕著に縮小することができ、集積度の向上によ りチップ縮小やオン抵抗の低減が可能になった。


# 4、図面の簡単な説明

第1図(a)は本発明によるパワーMOSFETの平面図、第1図(b)は本発明によるパワーMOSFETの断面図、第2図(a)は従来のパワーMOSFETの平面図、第2図(b)は従来のパワーMOSFETの断面図である。


1 … … ドレイン 領域となる N 型 基 板 、 2 … … チャンネル用 P <sup>+</sup> 型 領域 、 3 … … ソース用 N <sup>+</sup> 型 領域 、 4 … … ゲート酸 化 膜 、 5 … … 電 極 形 成 用 の

- 4 -

#### 第 1 図



第 2 図



- 5 -